Verilog [FPGA][ALTERA][Quartus] ステートマシンの合成属性について調べてみた
前回はステートマシンのQuartusのオプションについて見たかと思います。今回はソースに埋め込む合成属性?オプション?プラグマ?なんて呼ぶのがメジャーなのかわかりませんが、その書き方について調べてみました。調べたっていうか試行錯誤の結果です...
Verilog
Elec
Elec